Големина на текста:
Билет 1
1. Интегриращи и диференциращи
вериги, анализ на схемите.
При подаване на входа на
напрежителен скок би трябвало в
изхода на интегриращата верига да се
получи линейна ф-я, а в изхода на
диференциращата делта ф-я. Реалните
сигнали обаче са различни.
Интегрираща верига:
?
t
c
eth
tU
RC
tti
C
tU
–=
?=?=
??
1)(
1
)(
1
)(
вхизх
Диференцираща верига:
()
?
t
c
eththUU
t
U
RCtRiU
==
?
?
==
)(`````````.
)(
вхизх
вх
изх
Интегриращата RC верига не се
използва за точно интегриране. За да
бъде грешката пренебрежимо малка е
необходима много голяма
времеконстанта tau=RC. Фронтът в
изхода на интегриращата верига
закъснява спрямо входния. За
намаляване на тозиефект е необходимо
вътрешното съпротивление Ri да бъде
по-малко т.е. генераторът да бъде по-
мощен. Съпротивлението на
съпротивителната шина трябва да е
пренебрежимо малко, а паразитните
капацитети максимални. Основното
приложение на диференциращите
вериги е за “скъсяване” – формиране на
кратки островърхи импулси с активна
продължителност tua=0,7 RC, затова
времеконстантата трябва да бъде
малка. Активните линейни формиращи
вериги най-често се формират с
операционни усилватели. Те се
използват за подобряване
характеристиките на RC нелинейни
вериги. Те имат голямо входно
съпротивление и малко изходно, голям
коефициент на усилване по напрежение
Кu и полярно захранване.
т. а се нарича инвертиращ вход
т. в се нарича неинвертиращ вход
Съществуват усилвателни стъпала с
последователна (1) и паралелна (2)
ООВ.
(
При тясна лента имаме ниско усилване,
при широка лента – високо усилване.
Ефект на Милер: при малки стойности
на R и C се получава малка
времеконстанта, а оттам точно
интегриране.
2. Кои от известните ви цифрови
логически схеми се характеризират с
възможност потребителят да
променя бързодействието им и как?
Това са TTL логически схеми. Намалява
се стойността на използваните
резистори, увеличаваме токовете, които
протичат и следователно мощността и
бързодействието се променят. При TTL
схемите с транзистори на Шотки (има
липса на насищане), когато използваме
повишени стойности на резисторите,
консумацията се намалява, но
бързодействието не се променя.
3. Съставете едостъпална ECL схема,
кояте реализира ________
(X1+X2)X3
Y =
X 1 X 2
X 3
4. Обяснете действието и
възможностите за приложение на
следната схема:
Схемата може да се използва за
еднопосочен инвертиращ CMOS буфер
с 3 състояния, като високото му
импедансно състояние се управлява от
X2.
Билет 4
1. Ключови схеми с биполярни
транзистори – преходни процеси.
Начини за повишаване на
бързодействието.
Принципна схема на най-прост ключ с
БТ:
Това е общ емитер. Управляема е
колекторната верига (тя включва
източник на входен сигнал Eg с
вътрешно съпротивление Rg и базов
регистор Rb). В статичен режим
съществуват 2 устойчиви състояния:
отворен ключ -> запушен БТ -> мин.
токове; затворен ключ -> отпушен БТ.
Когато входното напрежение стане
равно на Ubo, БТ се отпушва и БТ ->
активен режим. Токът е максимален:
Ic=Ics=E/RC. Условие за насищане:
Ib>Ibs=Ics/?.
Преходни процеси: анализът на
динамичните параметри на схемата се
основава на разглеждането на
измененията на токовете и
напреженията под действието на
правоъгълен входен сигнал. Времето
отговарящо на пълното изменение на
входното напрежение се разделя на: 1.
Закъснение при отпушване tзо: Uвх
расте до достигане на насищане;
достига се до Ubo -> емитерният преход
се отпушва. 2. Формиране на фронт при
отпушване tф
след увеличаване Ib
достига установената си стойност.
Трябва Ib>Ibs. 3. Натрупване на
допълнителен заряд. 4. Закъснение при
запушване tзз – Ib нараства
скокообразно; променя посоката си,
започва да разнася натрупания заряд. В
края той изчезва и намалява до
гранична стойност. 5. Формиране на
фронт при запушване tф
+
- Ib
продължава да разсейва заряда докато
той намалее до 0 и БТ се запушва.
Влияние оказват: Ib, Ce и Cт ->
бариерни капацитети; върху
бързодействието влияят: ускоряване на
прехода между двете състояния; -
увеличване на установената стойност
на Ib. По-високо бързодействие има при
по-малак дълбочина на насищане и
запушване. Това става с ускоряващ
кондензатор (1) или с диод на Шотки(2).
2. Кои схеми се отличават с повишена
шумоустойчивост благодарение на
ПОВ? Дайте пример.
Това са логически елементи с
хистерезис (несиметрични тригери).
Като пример може да се даде CMOS
тригер на Шмит.
4.
Това е CMOS схема на буфер с трето
състояние, т.е. освен 0 и 1 в изхода има
и друго състояние – висок импеданс, т.е.
изходът е изолиран спрямо масата и
захранването. Схемата се използва
когато няма много буфери и не се
изисква голямо бързодействие.
3. Съставете TTL схема със сложен
инвертор , която да реализира
следната ф-я: ________
(X1+X2)X3
вх
-изх
U
R
R
iRU
.
1
2
.
2
==
вх
изх
).(
U
R
RR
iRRU
.
1
21
21
+
=+=
Билет 5
1. Ключова схема с MOS транзистори:
статичен режим и преходни процеси.
Основен елемент на MOS логическите
схеми е N-канален MOS транзистор.
N – каналния MOS транзистор е
запушен, когато напрежението между
гейта и сорса е по-малко от праговото
напрежение Vт. Праговото напрежение
има макс. стойност Vто при заземен
сорс и нараства с увеличване на
напрежението на сорса спрямо
заземената подложка. При анализа е
удобно да се работи с ефективно
управляващо напрежение: Uy=Ugs-Vт.
При Uу<0 транзисторът е запушен и
обратно. Основната MOS ключова
схема съдържа транзистор с индуциран
канала, заземен сосрс и подложка и
товарен резистор: Uизх=Uds=E/
[1+kR(Um-Vто)]; Um=E; Um трябва да е
малко; R/rc=SR=kR(E-Vто)>>1;
Преходните процеси в ключовите схеми
с MOS транзисторисе определят главно
от процесите на зареждане и
разреждане на паразитните капацитети.
При подаване на входден отпушващ
импулс с амплитуда Uм>Vто
транзисторът се отпушва. Токът му
мигновено нараства до Io, след което
постепенно разрежда капацитета C.
Бързодействието на цялата схема
зависи от парамтрите на транзистора,
паразитния капаците и товарния
резистор. Поради голямата стойност на
резистора, фронтът при запушване е
много по-голям от фронта при
отпушване и определя в крайна сметка
бързодействието на стъпалото.
2. Кои от известните ви биполярни
логически схеми дават възможност
за постигане на max степен на
интеграция? Защо? Начертайте
базовата им схема. За увеличаване
на степента на интеграция е
необходимо да се намалят
консумираната мощност и размерите на
схемите.
T '2
Rc
T 1
+E
T '2
T 3
T '1
+E
T '1
T 2
При I
2
L при един или повече отпушени
транзистори изходът на схемата е
свързан към масата и към товарните
схеми не протича ток. Обратно, когато
всички транзистори са запушени, токът
от захранването рпез колекторния
резостор отива към транзисторите T’.
Това се дължи на разликите в
напреженията на емитерните им
преходи, разликите в колекторните им
токова и разботните им темеператури.
3. Съставете логическа схема с
хистерезис, реализираща ф-ята X1.X2
4.
При X1=0 и Х2=0 т.е. на Т1 и Т2 е
подадено Uo следва, че Тв1 и Тв2 са
отпушени и не могат да се отпушат Т3 и
Т4, откъдето следва, че у=Uo.
Билет 6
1. Видове МOS логически схеми в
зависимост от товара.
Според вида и режима на товарния
елемент MOS схемите се разделят на :
1). Схеми с линеен товар; 2). Схеми с
нелинеен товар; 3). Схеми с
квазилинеен товар; 4). Схеми с
токостабилизиращ товар (транзистор с
вграден канал). Съществуват 2 вида
свързване на транзистори с линеен
товар : последователно и паралелно.
Паралелното свързване се предпочита,
защото max ниво на логическата 0 в
изхода е независимо от броя на
входовете. При праралено свързване то
е равно на напрежението в/у 1 отпушен
транзистор, а при последователно – на
съмата от напреженията на всички
отпушени транзистори. Напрежението
на изходната логическа 1-ца е = на Е.
Схемата с линеен товар има 1-но
основно предимство – max използване
на захранващото напрежение.
При схемите с нелинеен товар се
използват транзистори аналогични н
активните ( транзисторите на които се
подава входния сигнал).
Дрейнът и гейтът на товарния
транзистор са свързани заедно към
захранващото напрежение. В резултат
на това товарният транзистор работи в
полегатата област от х-ката. Високо
изходно напрежение U
1
се получава
когато всички активни транзистори са
запушени. Но тогава токът през
товарният транзистор също става равен
на 0, режимът на товарният транзистор
е причина за намаляване на U
1
, това се
избягва чрез подаване на гейта на
товарният транзистор на напрежение
Е1>Е, така че работната точка
натоварният транзистор да се измести в
стръмната област на х-ката.
В този режим поведението на
транзистора е подобно на това на
линеен резистор, затова схемата се
нарича схема с квазилинеен товар. В
нея при запушени активни транзистори
изходното напрежение е U
1
=E.
Схемите с нелинеен товар и тези с
квазилинеен имат следният надостатък :
когато изходните транзистори се
отпушат и изходното напрежение
намалява (намалява U на сорса на
товарният транзисто), това повишава
нивото на лог. 0-ла. Напрежението U
0
зависи от тока на товарният транзистор
и съпротивлението на канала на
активния, следователно е необходимо
да полошта на активния транз. да бъде
много по-голяма от тази на товарния –
Sa/St>>1. Схемите 2 и 3 се наричат
схеми с отношение . По-добро решение
е схемата се токостабилизиращ товар.
2. Кои схеми се отличават с повишена
шумоустойчивост благодарение на
ПОВ? Дайте пример.
Това са логически елементи с
хистерезис (несиметрични тригери).
Като пример може да се даде CMOS
тригер на Шмит.
3. Съставете схема на ТТЛ буфер с
трето (високо имеденсно) състояние
и обяснете действието му.
Когато е необходимо множество
източници и приемници да използват
обща линия, се налага включването на
голям брой схеми към една точка. За
тази цел се използва схемата с 3
изходни състояния. Когато на
управляващия вход Х2 се подаде
логическа 1 схемата действа по
познатия начин, а именно тя
представлява сложен инвертор, като
състонието на изхода се определя от
информационния вход Х1. Когато на
управляващия вход се подаде логическа
0, Тм се насища, в резултат на което Т1
и Т2 се запушват. Същевременно през
отпушения диод на базата на Т3
постъпва нисък потенциал и Т3 и Т4
също се запушват. Тогава изходът на
схемата преминава в трето (високо
импедансно) състояние, в което е
изолиран и от двата полюса на
захранващия източник и през него
протича пренебрежимо малък ток.
4.
Схемата проверява дали аналоговия
вход е м/у 1 и 2V. Ако е в този диапазон,
то на изхода има 0, ако не е на изхода
има 1. Това е входно ниво на АЦП.
Използва сеза квантуване. Ако
напрежението на положителния полюс е
по-голямо от напрежението на
отрицателния, то на изхода имаме 1.
Билет 24
1. Схеми с голяма степен на интегра-
ция. Правило на Рент. Буферни схеми
: видове, изисквания. BiCMOS
буферни схеми.
Буфер : управлява и формира сигнал.
Изходи : голяма скорост и мощност.
Входове : трябва да повишават
скоростта и да са много бързи.
1. Входен буфер : действа като
ограничител
след защитата следва 2-но буфериране
С хистерезис се подтиска влиянието на
шумовете. Всички вх. буфери имат
хистерезис. Трябва :
k
C
CC
k I
EC
I
EC
I
EC
tt
k I
EC
t
T
TT
TTT
T
T
+>=>+>=>>
=
000
33
0
3
222
2
?
?
BiCMOS: голяма степен на интеграция и
ниска консумация.
Правило на Рент : Изводите зависят от
броя на елементарните схени или от
степента на интеграция:
2
.NaP
ins
=
2. Кои от известните Ви схеми се
характеризират с max
бързодействие? Защо? Начертайте
тяхната базова схема.
ECL – са най-бързите схеми. Техните
транзистори не работят в режим на
насищане и са само запушени или
усилват. Диференциален усилвател или
превключвател:
Сигнала може да бъде : 1). Малък –
ключ; 2). Голям – диф. Ако на входа
имаме :
лог. 0-ла :
CM
CCCCCBinB
RIU
RIEUEU
Ua
EUU
0
021
0
1
,,,
2
=
==?–<=
лог. 1-ца:
,,
1
21outCCCC
UEUEU
===
за да няма насищате : Uвх<Uизх
3. Съставете логическа схема с
хистерезис, реализираща ф-ята X1.X2
4.
Схемата представлява синхронен по
ниво MOS тригер, които може да се
използва за реализиране на 4 транз.
DRAM запомняща клетка. Когато се
подаде лог. 1-ца на Y, Т1 и Т2 се
отпушват. Ако ~x=0, тогава Т1 е
запушен, а Т2 отпушен. Когато на Y се
подаде лог. 0-ла ? Т1 и Т2 се запушват,
а Т3 и Т4 запазват предишното си
състояние.
Билет 7
1. TTL схеми. Анализ на основната
схема на TTL елемент от стандарта
74.
TTL схемите са едни от най-широко
използваните градивни елементи за
цифрови устройства.
Основна схема:
Тм е много емитерен транзистор.
Реализира операция “И’ от толкова
входни променливи, колкото са
емитерите му. Приемаме, че на лог. 0
отговаря нисък потенциал, а на лог. 1
висок положителене потенциал. Нека
първо към всички входове на Тм е
приложено напрежение с високо ниво U’.
Транзисторът се намира в инверсен
активен режим т.е. колекторният му
преход е свързанм в права посока,
аемитерният – в обратна. Протичащите
колекторен и базов ток са почти равни,
тъй като инверторният коефициент на
предаване по ток е много по-малък от 1.
Iвх? 40µА, а Ir, който се определя от R,
има стойност, която осигурява
насищането на Т. В базовия TTL
елемент изходното стъпало е прост
инвертор, който съдържа транзистора Т
и товарния резистор Rт. Това стъпало
извършва усилване и инверсия след Тм.
На практика този тип схема се
реализира като схеми с отворен
колектор, при което товарът на
изходното стъпало не е част от
интегралната схема, а се свързва
външно между външния изход и
захранващото напрежение. Това дава
възможност като товар да се използва и
друг елемент, напр. светодиод.
Възможно е изходите на няколко схеми
да бъдат свързани паралелно към общ
товарен резистор, но това се отрнася
само за прост инвертор. Зависимост на
схемата от намаляване на входното
напрежение: когато потенциалът
приложен към избрания вход и
съответстващият му е емитер спадне
под потенциала на базата на
многоемитерния транзистор,
разглеждания емитерен преход се
оказва свързан в права посока и
транзисторът се отпушва. Протичащият
ток разнася заряда натрупан в
наситения досега транзистор Т и го
запушва. През колектора на Тм остава
да тече само незначителния обратен ток
на запушения Т и в изхода се
установява лог. 1. Продължителността
на този процес зависи от времето на
зареждане през Rc на свързания към
схемата товарен капацитет.
2. Кои от известните ви схеми се
характеризират с почти нулева
консумация в статично състояние?
CMOS лог. схеми не консумират енергия
в статичен режим.
Схема “или-не” се реализира чрез
паралелно свързване на N-каналните и
последователно свързване на Р-
каналните транзистори.
Схема “и-не” се реализира чрез
последователно свързване на N-
каналните и паралелно свързване на Р-
каналните транзистори.
3. Съставете схема на
двутранзисторен чакащ
мултивибратор и обяснете
действието и.
Съществува едно устойчиво състояние
– изходно и едно неустойчиво –
работно. Преминаването от изходното в
работното става под действието на
външен импулс. От работното в
изходното преходът става
самостоятелно. След включване на
захранващото напрежение, Т1 се
запушва; Т2 става наситен; С се
зарежда до стойност Uc2. Това е
изходното състояние на
мултивибратора. Ако на базата на Т1 се
подаде импулс с произволна форма и
амплитуда, достатъчна да отпуши Т1, то
се преминава в Т2 през С2 и Т2
преминава от наситен в активен режим.
Когато Т1 е наситен, то Т2 е запушен и
С2 се разрежда през Т1,
следоватетелно Т2 се отпушва, в
следствие на което мултивибраторът се
връща в изходно сътояние.
4.
Схемата представлява логическо И и И-
НЕ елемент, реализирани чрез Шотки
диоди и тригер на Шмит.
Шотки диодът осигурява по-голямо
бързодействие. Когато Х1 и Х2 са равни
на логическа 0, поне един от диодите Д1
и Д2 е отпушен, откъдето следва, че Т1
е запушен и Т2 – отпушен;y1=U1; y2=U0;
Когато VX1=VX2=V1, следва че Д1 и Д2
са запушени, откъдето следва, че Т1 е
отпушен и Т2 – запушен: y1=U0; y2=U1;
Билет 25
1. Памети. Класификация. Памети с
последователен достъп (SAM).
Видове : статична, динамична и
квазистатична клетка.
Ако броя на адресите и броя на думите
е 2
А
? цялата памет има обем 2
А
за
потребителя и за по-добра
синхронизация е по-добре паметта да е
с по-дълга дума. Обемът на паметта
расте линейно с дължината на думата и
експоненциално спрямо А. Време за
достъп : (осреднено време) дава
времето от подаване на адреса до
получаване на думата.
Структура на паметта :
1 шина минава през всички битове
Това се използва при малки памети :
Чрез CS се свързват няколко памети, но
той трябва да минава през дешифратор.
Класификация. Памет в зависимост от
достъпа :
1. SAM – с последователен достъп
2. RAM – с произволен достъп. Видове в
зависимост от ф-те:
2.1. запис/четене – RAM (оперативна) :
2.1.1. SRAM – с тригер
2.1.2. DRAM – с капацитет
2.1.1.1.=2.1.2.1. – квазистатична
2.2. четене ROM :
2.2.1. ROM – записва се от
производителя
2.2.2. PROM – записва се от
потребителя
2.2.3. EPROM
2.2.3.1. EPROM – трие се чрез UV лъчи
2.2.3.2. E
2
PROM – много кратно
изтриваема
Памет с последователен достъп – SAM
Това са най-старите памети. Те са със
серийна адресация, с преместващи
регистри.
Това е 1-на закъснителна линия
t
з
=N.T
a
= N
i
f
u
, t
з
– закъснение, N – брой
разряди, f
u
– тактова честота. Tези
памети са идеални като буфери. От
RAM може да се получи SAM, но
обратното не. Времето на импулса на
синхронизиращия сигнал трябва да е по-
голямо от времето за закъснение на
тригера.
Квазистатичен тригер: първо се затваря
к1, после и к2.

Това е само предварителен преглед

За да разгледате всички страници от този документ натиснете тук.

Цифрова схемотехника - пищови

Помощни материали по цифрова схемотехника...............
Изпратен от:
dingochavez
на 2007-06-06
Добавен в:
Общи материали
по Електроника
Статистика:
777 сваляния
виж още
Изтегли
 
Подобни материали
 

Индукционно нагряване

22 ное 2009
·
117
·
7
·
1,302
·
20

Индукционното нагряване е намерило значително приложение в редица технологични процеси за обработка на метални детайли. То превъзхожда останалите методи за нагряване по...
 

Електроника - лекции

27 яну 2011
·
90
·
10
·
2,294
·
211
·
48

Всяка електронна апаратура е изградена от различни по вид и предназначение градивни елементи: електронни, механични и електромеханични...
 

Изследване на компенсационни стабилизатори на напрежение

21 мар 2009
·
55
·
4
·
312
·
50
·
10

Стабилизаторите на напрежение и стабилизаторите на ток са предназначени да поддържат неизменни (стабилни) стойностите на захранващото напрежение или ток, при изменение на следните външни фактори, наречени още дестабилизиращи...
 

Курсов Проект по аналогова схемотехника

26 окт 2009
·
362
·
29
·
1,142
·
354
·
64

проектът е разработен в два варианта с транзистори и с интегрална схема.темата е широколентов усилвател...
 

Нискочестотен усивател за 20w

24 окт 2009
·
78
·
18
·
643
·
15

Курсов проект по електротехника и електроника на Нискочестотен усивател за 20w...
 
Онлайн тестове по Електроника
Тест по полупроводникови елементи
тематичен тест по Електроника за Ученици от 12 клас
Тестовите въпроси са свързани със знания относно ДИОДИТЕ и техните характеристики по електроника. Въпросите са с един верен отговор.
(Лесен)
15
104
1
09.01.2012
» виж всички онлайн тестове по електроника

Цифрова схемотехника - пищови

Материал № 33947, от 06 юни 2007
Свален: 777 пъти
Прегледан: 375 пъти
Качен от:
Предмет: Електроника, Технически науки
Тип: Общ материал
Брой страници: 10
Брой думи: 4,556
Брой символи: 40,581

Потърси помощ за своята домашна:

Имаш домашна за "Цифрова схемотехника - пищови"?
Намери бързо решение, с помощтта на потребители на Pomagalo.com:

Намери частен учител

Коста Попов
преподава по Електроника
в град Разград
с опит от  23 години
36

виж още преподаватели...
Последно видяха материала
Сродни търсения